AdsDesigner®逻辑综合产品

包括创新的集成RTL逻辑和 物理同时优化技术，实现了从RTL到物理实现的一次性设计流程，取代了传统的从RTL到物理实现的不可预测性和极其耗时的多次反复迭代过程，是真正解决并加快RTL到物理实现并满足时序约束（timing closure）的最优方法。

AdsPlanner®高级布局技术

提供可在RTL级完成芯片级系统自动布图， 快速大规模模块和全芯片自动布局，其时序和面积预测与布局后的结果相差不到5%，并提供强大和非常友好的用户界面，使用户能够在RTL级同时查询时序、面积、功耗和物理布局， 实现了从RTL 修改到物理实现的简单的 “一次按键” 过程，极大地减少了从RTL逻辑综合到物理实现之间繁杂的迭代。 相对于传统的EDA 软件，AdsDesigner®和 AdsPlanner®的先进性可使 RTL 到物理实现的流程加速数十倍。

adsDesigner®和 adsPlanner®的主要功能：

• 完整的逻辑综合工具，从RTL 到物理步局。

• 同时优化时序、面积、功耗和物理布局。

• 同时优化数据路径和时序路径。

• RTL到物理实现及满足时序约束（timing closure）的运行时间快数十倍以上。

• 逻辑综合的结果质量与物理实现误差在5%以内。

• 在RTL综合阶段预测并消除关键路径时序瓶颈和布线拥堵热点，防止耗时的RTL到物理的漫长 迭代。

• 强大友好的用户界面，帮助用户在RTL、原理图、时序和物理布置之间进行快速调试。

• 为用户提供灵活多样及可定制化的控制流程，帮助用户设计全局和特定区域的优化。

• 集成高精度的静态时序分析、测试综合和功耗综合。

• 支持多电压和多供电电源设计。

• 支持全芯片布局、物理划分以及模块化实现。

• 支持Verilog 和VHDL, UPF, CPF 以及其他工业标准 。